题 目：神经网络处理器设计简介及展望
时 间：2026年4月7日（星期二）15:00
主讲人：张耀中
地 点：出版大楼801
主办单位：人工智能学院
主讲人简介：张耀中，本科毕业于西南大学自动化专业，硕士毕业于华中科技大学控制科学与工程专业。目前的专业方向是神经网络处理器软硬协同设计，参与过类脑智能国家重点研发项目，主导基于3D封装的近存计算芯片神经网络处理内核设计，并完成流片和验收。
讲座简介：
随着神经网络模型的飞速演进，传统架构芯片面临严峻的能效瓶颈与庞大的数据搬移开销，即“存储墙”挑战。设计专用的神经网络处理器（NPU）已成为突破算力极限的关键。报告首先简要介绍了NPU架构和工作原理，然后剖析了NPU架构的计算核心—脉动阵列，揭示其如何通过数据在处理单元间的节拍式流动，最大化数据复用率与乘加运算效率，同时介绍了相关的前沿研究内容。报告最后展望了LPU（语言处理单元）、近存计算与存算一体（PIM）等前沿技术，指出这些技术将为下一代通用人工智能的演进筑牢底层算力基石。
